超宽带梳状“矩形”滤波器设计

Design of anUltra-Wideband Combline “Brick Wall” Filter

Morten Hagensen, Guided Wave Technology ApS, Hilleroed, Denmark和Kristian Lotz, Kim Vienberg and Jesper Trier, CombilentA/S, Alleroed, Denmark

 

众所周知，三维电磁（3DEM）仿真软件对当今微波无源电路的设计产生了巨大影响。在不久的过去，典型的微波滤波器设计周期从电路仿真软件上的建模开始，然后是原型的加工和测量。通常，粗略的设计阶段不会得到理想的原型，原型必须重新设计，需要数天或数周用铜箔胶带在机加工车间进行调整。一般需要几个这样的循环才能达到性能指标。

如今，初始设计阶段可能几乎没有改变，但我们现在在三维电磁仿真软件中构建和修改原型，而不是在加工原型上进行测量。满足所有要求的物理原型通常可以一次性实现，这就突出了EM仿真软件对开发时间和成本的影响。

借助电磁仿真软件，今天的微波工程师可以开发出比以前更加复杂、创新和集成的产品。一些“疯狂”的想法可以很快得到验证。然而，即使在今天，直接利用三维电磁仿真求解和优化复杂结构的滤波器仍然需要投入很多资源并且非常耗时，实际设计中很难实现。通常的做法是结合三维电磁仿真与电路建模这两种技术¹。

 

协同仿真

大多数情况下，滤波器设计首先通过电路仿真软件进行综合设计。本文采用的是滤波器耦合矩阵综合（CMS,coupling matrix synthesis）设计工具²。该工具的输出是一个耦合矩阵，描述了滤波器中所有的耦合结构。综合后的主要任务是将耦合矩阵进行物理实现³。接下来就要用到三维电磁仿真软件。首要考虑的是耦合结构。在加工好的原型滤波器中验证耦合的最常用方法是调谐所有谐振腔，直到获得良好的滤波器特性。如果带宽、阻带、带陷和回波损耗等参数达到预期，则耦合良好；如果没有，则需要调整。

虽然现在我们使用的是三维电磁仿真软件而不是机加工原型，但仍需要调整模型中的谐振器以验证耦合。通常使用调谐螺钉实现谐振器调谐，但并不需要确定调谐螺钉的实际位置。我们必须通过三维电磁仿真完成这些螺钉位置的优化，以获得可用的滤波器特性。由于仅百分之几毫米的变化会极大地影响滤波器特性，因此需要花费大量的计算时间进行电磁仿真要来完成此任务。即使对于中等复杂的滤波器，执行包括谐振器调谐的全波优化的任务也可能太耗时而不可行。因此，需要使用协同仿真。

Swanson和Wenzel对5阶梳状滤波器进行了演示¹。内部集总端口放置在3D EM模型中每个谐振器的末端，得到7端口的S矩阵，输出到电路仿真软件，其中集总电容连接到内部端口。在电路仿真软件中，这些调谐电容可以快速优化得到滤波器特性，从而得到谐振单元间的耦合特性。协同仿真也可以通过其他方式实现^4-5。在这项工作中，Swanson和Wenzel描述的方法用于分析和设计具有多个交叉耦合的极宽带、多极点、同轴腔体滤波器。

滤波器设计

用于有线电视分发系统的滤波器设计指标如表1所示。相对带宽大于70%且截止极其陡峭，这种滤波器类型有时被称为“矩形”滤波器（brick wall filter）。下阻带和通带之间的陡峭过渡需要具有高无载Q值的谐振器。它位于通带的边缘（在“肩部”）滤波器性能主要受益于高Q谐振器。工作温度范围的要求使得其带宽需要允许一些温度漂移。实际值取决于滤波器类型、材料和谐振器布局等因素。起点可以是0.5MHz，因为工作温度范围非常有限。这意味着设计指标中的12 MHz过渡带要减少到11 MHz。功率水平比较低，因此不需要特别的预防措施来避免故障。

准确综合得到强不对称的超宽带滤波器并非易事。如上文所述，本文使用CMS得到类似于集总电路模型的结果，但仅对带宽约10%以下的滤波器是准确的。超过70%的相对带宽要求远远超出CMS可提供准确的耦合系数和谐振频率的范围。本文使用的三维电磁仿真软件为HFSS，CMS综合滤波器是HFSS建模的合适起点⁶。通过在ADS⁷电路仿真软件中优化HFSS模型可以克服CMS的上述缺点。

通过CMS综合得到满足设计指标的十阶带通滤波器的特性如图1所示。此处未给出滤波器CMS的综合方法，但可参考文献2。鉴于滤波器的顺序和尺寸，此处采用梳状同轴腔的结构设计。四个传输零点通过串联的四个三元组实现，分别位于552、548、535和500 MHz。串联三元组比其他更“先进”的拓扑结构，诸如折叠拓扑结构在容差灵敏度、调谐精度和温度变化方面更加稳健。

图1 耦合矩阵综合的滤波器特性。

表2给出了在CMS中综合得到的相应耦合矩阵。表中只显示了主对角线上和其上方的数据，空白位置表示对应谐振单元之间没有耦合，所有值均以MHz为单位。其中主对角线为各个谐振器的谐振频率。主线上方的四个耦合是非相邻耦合（交叉耦合或x耦合）。这些交叉是负的，因此是容性的。例如，谐振器1的谐振频率为887.4 MHz。

从表2得出几个结论：

•与882 MHz的中心频率相比，有些谐振器失谐了很多。谐振频率范围从669到909 MHz，表明在滤波器中可能需要使用不同的谐振器结构。

•主对角线上方的值是主耦合带宽。所有耦合都是正的（感性）并且具有非常高的值。梳妆谐振器不像诸如交指型谐振器那样具有强耦合。因此，梳状滤波器通常用于小到中等带宽。这种有限的耦合强度将在后文讨论。

三维电磁建模

构建3D模型的第一步是设计一个可在所需范围内调谐的谐振器，具有正确的无负载Q值并且不会违反任何机械要求。将可用体积（190 mm×115 mm×45 mm）分成10个圆形腔体，减去壁厚、盖子和调谐螺钉所需的顶部空间，最终得到如图2所示的滤波器布局。谐振单元的尺寸如表所示³。

图2 10阶滤波器HFSS模型。

利用HFSS中的本征模求解器求解谐振频率。采用铝材料的谐振器无载Q值约为2000。该尺寸结构可以实现表2中600 MHz以下的谐振频率。600MHz以上的频率需要具有较小的顶部圆盘尺寸，要另外三个或更多的谐振器的尺寸结构。然而，第一个3D模型使用表3的谐振器设计作为起点。

图2中的布局在谐振器1和10处具有75Ω同轴输入端口。由于谐振器之间需要强耦合，所以在腔顶部的侧壁添加开窗以实现它们之间的集总耦合。对双极点耦合结构³的仿真表明，仅通过将谐振器放置得非常靠近就无法实现强耦合。耦合必须以更直接的方式实现：例如，通过环形或线形抽头接触谐振器的顶部。滤波器的拓扑结构如图3所示

图3 与图2对应的滤波器的拓扑结构。

在HFSS模型中，集总端口放置在这些抽头处，以便之后可以将集总元件（电感和电容）插入电路模型中。因此，耦合回路不包括在HFSS模型中，它们会在之后的电路仿真中添加。

图4给出了谐振器1中的端口细节；端口标记为红色。同轴输入端口是波端口；所有其他端口都是集总端口。一个圆形的集总端口设置在调谐螺钉的末端。其中一个矩形集总端口设置在谐振器圆盘的上表面和盖子（地面）之间。另一个矩形集总端口设置在同轴线的内导体的末端和盖子之间。在电路仿真中将在这两个端口之间添加电感。所有端口定义在滤波器中的一点和参考点之间，参考点通常是地面。

图4 谐振器1的端口（红色）设置。

集总端口放置在所有谐振器中的适当点上。例如，谐振器4和8都具有沿顶盘周边放置的四个集总端口，对应每个谐振器上的两个交叉耦合和两个主耦合。诸如此类的复杂滤波器，需要设置大量端口。每个调谐螺钉一个，每个耦合两个，加上两个输入/输出（I/O）波端口，共有42个端口。

完成HFSS建模后，通过频率扫描可获得用于电路仿真的42端口S参数矩阵。在初始设计阶段，滤波器被认为是无损耗的。

电路模型

与图3中的拓扑图相对应的ADS模型如图5所示。图中心的大框对应42端口的S参数矩阵，其中包含先前HFSS计算得到的仿真数据。框中的每个终端对应于HFSS模型中的一个端口。图中左下方显示的10个电容表示调谐螺钉。两个同轴I/O端口位于左上角。其余元件代表滤波器中的耦合。通常，用集总电感表示主线上的耦合，用集总电容表示交叉耦合和调谐螺钉伸入谐振器的长度。图中显示的所有集总元件都需要进行参数优化。

图5 10阶梳状滤波器的ADS电路模型。

在电路模型设计完成后，需要对所有集总元件进行优化，尽可能获得接近图1中的响应特性。遗憾的是，事实证明，使用上述的ADS模型无法实现这一点：第一个和最后一个谐振器连接到I/O端口的两个耦合电感Lcpin和Lcpout（见图3）达到了0 nH的下限。

问题出在目前的耦合结构无法实现更强的耦合。从表2中可以看出，这两个耦合（S1和L10）是滤波器中最强的耦合，耦合系数向滤波器的中心减小。通过在10阶滤波器外添加两个集总LC高通部分可以解决这个问题。最强的耦合从最外面的梳状谐振器转移到一对更容易实现强耦合的集总LC滤波器上。添加两个集总LC部分会增加整体插入损耗，因为它们的无负载Q可能比梳状谐振器低10倍。集总高通部分通过印刷电路板（PCB）与梳状滤波器实现连接。两个LC部分可轻松添加到ADS模型中，放置在两个75Ω端口和42端口的S参数模块之间。如此，可以优化成功，结果如图6所示。

图6 在图3所示滤波器拓扑结构的第一个和最后一个谐振器添加集总LC高通滤波网络后的ADS优化结果。

在HFSS模型中，所有调谐螺钉都穿过谐振器中心，伸入约13 mm。集总电容值（图5中的CTS1至CTS10）是对这些调谐螺钉位置的校正。设计方法是，首先改变HFSS模型中谐振器顶盘的直径，直到调谐电容（图5中的CTS1到CTS10）接近零。零值表示相应的谐振器可以通过13 mm调谐螺丝得到正确调谐。优化后获得的调谐电容值如表4所示。负值表示谐振器需要较小的电容，因此需要较小的顶盘，而正值表示需要更大的电容和更大的顶盘。

使用新的电容值，更改HFSS模型中的顶部磁盘直径，执行新的HFSS仿真，然后进行ADS优化。新的CTS值通过线性插值可以获得一组新的直径。重复该循环直到CTS值小到可以通过调谐螺钉吸收差异。通过运行HFSS模型几次找到最终的谐振器几何形状。每个HFSS仿真在我们的系统上花了大约两个小时，相应的ADS优化需要45到60分钟。显然，单独使用HFSS需要数百次迭代，永远不能优化好这样的滤波器。

最终的HFSS模型

最终ADS/HFSS模型获得的滤波器特性如图7所示。在这个模型中，我们进行了：

•谐振器顶部磁盘直径的更改，使得集总调谐电容值（CTS）约为0 pF。
•螺钉伸入谐振器长度的调整，以保持不同尺寸结构的谐振器数量最少。实现了仅用四种不同尺寸结构的谐振器，使制造成本达到最低。
•用标准电感值替换了主耦合电感。这些电感由制造商（Coilcraft）提供的S参数模型表示。电感值范围为8至35 nH。
•没有为交叉耦合电容分配标准值，因为它们由可变SMD电容表示。
•在腔体梳状滤波器和集总耦合电路中引入了损耗。后者包括主信号路径上的大约100mm FR4传输线损耗。

图7 包含损耗的ADS/HFSS滤波器特性。

在优化过程中，与表2中的初始顺序相比，交叉耦合最终放置在滤波器中的顺序可能已经改变。这是不受控制的，因为所有四个交叉耦合具有相似的耦合带宽。

滤波器的物理实现

前文设计的滤波器通过加工、组装和调谐，可以达到图8所示的结果。与图7中比较，仿真和测量结果实现了很好的吻合。测量的结果包括两根短同轴电缆的损耗（总共0.4 dB），这在模型中不存在。

图8 滤波器特性的测量结果。

为达到图8所示的滤波器性能，对一些集总耦合电感值（Lcp）进行了一些修改。与模型值存在必然的偏差，主要是由于集总端口的定义方式不同以及在实际中实现电感抽头方式的不同。所有集总耦合结构安装在单个FR4 PCB上，如图9中最终滤波器的照片所示。该PCB通过SMD隔离管和螺钉连接到谐振器顶部圆盘的下侧；在模型中，电感器直接接到圆盘的顶部。

图9 去除盖子的滤波器加工实物图，图中显示有耦合PCB、蘑菇形谐振器、滤波器主体和同轴I/O线。

I/O处的两个集总高通PCB部分在图9中沿滤波器的下边缘。沿着滤波器的水平中间可以看到交叉耦合结构中使用的四个集总微调SMD电容。

结论

本文介绍了一种紧凑、超宽带、同轴、梳状“矩形”滤波器的研究和设计，覆盖564至1200 MHz。通常，梳状滤波器的相对带宽约在15%以下。在这项工作中，滤波器具有超过70%的相对带宽，结合使用了三维电磁仿真技术和电路仿真技术。在设计方面，我们结合使用CMS和电路仿真（ADS）；对于三维电磁仿真，我们使用了HFSS。

尽管梳状滤波器和CMS通常不适合宽带应用，但通过协同仿真可以获得准确的结果，即使这种设计远远超出了滤波器类型和综合工具的适用范围。

在这项工作中设计和加工的是一个具有蘑菇形谐振器结构的10阶梳状腔体滤波器。所有耦合均采用集总元件（电感和电容）连接到谐振器的顶部圆盘。四个交叉耦合结构用于在滤波器的低频侧实现陡峭截止。由HFSS生成的42端口散射矩阵用于表征滤波器的机械部分，用于电路仿真软件中的优化。测量和仿真结果具有很好的一致性。

原文始发于微信公众号（actMWJC）