雷达数据处理技术面临的挑战 留言

雷达和传感器信息处理的未来

对于机载雷达来说，传统任务对处理能力的需求将继续增加。这些需求将来自广域长时间监视、宽带处理、传感器融合、平台网络、感知、自主和人工智能。这些需求的增长都是相互联系的，并且其中许多都是来自于无人飞行器的传感器使用需求。

对于通用计算场景来说，为了有效地利用不断增加的并行内核数量，需要进行重大的更改。技术上的限制可能会导致摩尔定律的失效，这需要在各级进行创新，以找到加快处理能力增长的方法。

一直不变的问题是随着晶体管数量增多和密度增大带来的散热问题，这或许将促使封装内主动冷却技术的进步。

最大限度地将现有孔径和天线运用到多传感器应用场景的需求，促进并给了宽带多功能射频处理异军突起的机会。这就产生了对宽带频率灵活性的需求，也使得雷达、ECM、ECCM和通信情报之间的界限不那么清晰。

宽带多功能射频处理技术对信息处理的影响是在雷达前端附近进行更宽带宽、更低延迟的处理，这可能很大程度上要依赖于改进FPGA性能或使用定制硅芯片。

多个传感器的结果已经在很多平台上进行了某种程度的融合。传感器融合在质和量方面都可能会发生显著的变化。这在一定程度上是由于利用了网络数据、传感器的认知以及向自主或人工智能系统提供数据的需求。

认知感知是利用雷达和其他传感器平台上已知的环境参数，对包括雷达在内的传感器的操作进行修改和优化。

认知感知和传感器融合之间有很大的重叠性，但从信息处理角度来看，一个区别可能是认知感知需要快速访问大型非易失性存储器，并将先前已知的数据传递给正在进行的处理过程。

一个简单的认知感知的例子是在以前收集的数据和当前的SAR图像之间进行实时的相干变化检测，但是认知感知技术的未来会出现更多的机会和挑战。

无人飞行器可以在有限的控制和数据通信情况下在敌人的活动范围内执行任务。它们需要具有在连续直接控制缺失的情况下到达任务地区的能力。这意味着它们必须能够自主执行飞行任务并对它们的传感器进行优化控制。这种能力对所有的航空信息处理系统都具有极大的启示意义。

当前摩尔定律依然有效，但有预测表明在2022年左右它将不再适用。CMOS门电路的基本量子极限在5nm左右。在这种尺度下，由于量子效应，不论栅极电压多大电流都能通过栅极。在实际中，8nm的加工工艺已经是极限了。

如果达到了8nm的工艺极限，晶体管的数量将是现在的十倍(表2)。假设从现在的CPU和GPU进行线性扩展，这意味着在多核CPU中提供100-120个核，在GPU中提供25,000个CUDA核心。基于保守的估计大概有10倍的有效加速。

假设通过编程可以实现这些计算核心的高利用率，那么就需要提高I/O系统的带宽，大概至少是现在带宽的十倍。但是带宽的提高需要硅光电子学的进展为前提。

更小的尺寸带来了可靠性问题。作为CMOS电路尺寸降低带来的副作用，一些技术的应用使得对可靠性的关注度上升了，包括：

• 特别薄的基板的可靠度；

• 器件内部潜在的极高的热耗散问题，如28mm GPU，晶体管密度约为1200万个晶体管/mm2。

• 由于单粒子翻转(SEU)带来的故障概率增加问题。单粒子翻转是由于宇宙射线穿过芯片产生带电粒子而触发错误行为的现象,这在为微尺度设备中更加敏感,因为其中受到影响的晶体管可能更多(更低的开关能量和更高的晶体管密度)。

后续发展

三维设备制造技术。随着英特尔引入3D晶体管，在垂直轴上扩展设备制造的过程已经开始。这项技术除了增加组件的密度，还将减少访问处理器外(主)内存所需的延迟(和能源)。但是直到硅光子接口进入实用之前，可能有一段时间，内存的接口性能需要通过处理器内存与主内存的直接耦合来提升。

芯片的三维装配还可用于直接在3D设备堆栈中安装主动冷却层(微流体、热泵或热电冷却)。这可以与直接3D打印硅冷却和封装结构结合起来。

硅光子学。硅光子学是一种能够在硅上制造光学器件的技术，有可能与标准CMOS门电路技术并驾齐驱。这项技术最初可能被用来比目前更快地在芯片上和芯片外传输数据。到2020年，每条光链路的数据速率达到每秒100Gb是现实可行的。这将能提供前面讲到的10倍的核心数量增加所需的10倍的时钟频率。

有了足够的小型化，就有可能用光开关取代晶体管，用光波导取代电路。另一个潜在的质的改变是回归到直接的光学处理，在那里波形生成、脉冲压缩、抖动、上、下转换、卷积和FFT变换都可以作为光学函数来执行处理。

光学系统具有极高的存储密度，具有高速访问和多路同时访问的潜力。如果这个潜力可以实现，那么由内存速度造成的瓶颈可能会得到缓解。随着核数量的增加，同时访问一个大的共享缓存的问题变得越来越严重，光学系统或许能够为这个问题提供解决方案或缓解这种困境。

由于切换速度的提高和传播延迟的缩短，处理器的处理性能或许能够提高一个数量级。

总结：

处理能力已经如摩尔定律所预测的路线图取得了巨大提升，现在使用商用货架或者军用货架模块就可以构建非常强大的处理系统。这为数据处理的模块性、灵活性和可拓展性提供了巨大的益处。

数据处理的吞吐率可以使用并行计算技术和流水线技术得到提升。在计算层面，要保证流水线上数据供应不能有间隙，且流水线的各个处理阶段是正常的。在雷达信号处理流水线层面，必须要具为流水线上处理能力的重新分配提供一定的弹性，且必须要有足够的存储空间和总线带宽来进行内部变量交换。

FPGA、DSP和微处理解决方案都有其优势。如果有持续的高速数据需要进行流水线型的整数运算，那么FPGA是非常合适的。微处理器能够提供支持高级语言编程和双精度浮点运算的通用系统，但是如果需要非常高的时序要求，操作系统和缓存可能会引起问题。DSPs介于FPGA和微处理器之间，并有很好的性能，但是编程过程比微处理器要困难的多。

确定某个处理解决方案是否有满足应用环境的足够的数据吞吐率的最可靠的方法是在真实硬件场景下实际使用和测试一下。如果做不到这一点，基于尽可能接近最终应用场景的基准编程套件进行预测是最可靠方法。

即使处理单元以最有效的方式吞吐数据也比它执行计算本身要花费更长的时间。因此，有效使用高速内存(如处理器数据缓存)可能对性能产生关键影响。

当评估处理器性能或处理器提速值的时候，必须考虑处理过程中所有步骤的时间，可以使用Amdahl定律来定位那些最能节省时间的步骤。

未来处理器性能提升的主要挑战在于随着晶体管密度、IO口规模、内存速度以及处理器内核心数量的增长，如何处理能源浪费的问题。

小型化技术的应用对设备的可靠性带来了风险，然而商用微处理器的使用却降低了检测和定位这些故障的能力。

CMOS电路的量子极限限制或许能够在2022年前在晶体管类型上催生出革命性的变化，同时本章中提高的硅光电子技术也可能会获得支持以攻克这一挑战。

原文始发于微信公众号（雷达通信电子战）