雷达数字处理器与数据处理器 留言

用于3D监视雷达的数字信号处理器硬件技术

雷达信号处理器(RSP)可同时处理多个波束，以提取服务所使用的3D监视雷达系统中的仰角(高度)信息。已经实现了具有八个并行处理通道的本地SHARC数字信号处理器(DSP)板，以满足雷达信号处理要求。

SHARC DSP板采用高标准6UVME 64x电路板的形式，由主板上的两个ADSP2106x处理器和两个作为子板的SHARC PAC模块组成，每个子板由8个ADSP2106x处理器组成。主板被制造成12层板，子板被制成8层板。

DSP板执行以下实时核心处理任务：

• 数据分割和分配

• 过滤模式，如移动目标探测器

• (MTD)，移动目标指示器(MTI)等。

• 地图建立/非MTI检测

• 影像生成

• 收集处理的数据并将检测报告传输到数据提取器

• ECCM处理

主板上的第一个处理器收集来自传感器的数据。第二个处理器从计算节点收集处理后的数据，并将其与后续的雷达子系统连接。子板上的处理器用作处理/计算节点。处理器通过处理器链路端口连接，从而实现点对点批量数据传输。

显著特征：

• SHARC 0可通过链接端口从VME主机或另一个SHARC板上以512 K x 8位或1M x 8位FLASH存储器启动。所有其他SHARC和SHARC PAC通过连接到SHARC 0的链路启动。

• 每个板载SHARC都提供512 K x 32位零等待状态SRAM。

• VME总线接口，可访问SHARC 0及其本地存储器。

• RS 232接口，用于串行通信。该接口可从SHARC 1访问。

• SHARC和SHARC PAC可通过前面板复位开关，VME系统复位和VME P2连接器进行复位。通过VME写入寄存器也可以重置SHARC 0。

• 前面板上的SHARC和SHARC PAC标志的LED指示灯。

• 处理器和SHARC PAC与链路端口相互连接。网络拓扑非常灵活，网络可以扩展到多个单板。

紧凑型低功耗可编程门阵列单板数字信号处理器

DRDO已经成功地设计并实现了用于便携式电池供电雷达应用的高度小型化的低功率鲁棒性和可编程DSP。整个信号处理器子系统使用现场可编程门阵列(FPGA)技术在单层多层PCB上实现。该系统芯片(SOC)技术已被DSP采用。

由DRDO开发的电子设计自动化(EDA)软件工具提供了实施前的设计变更的灵活性，并且在不需要修改硬件的情况下合并系统内迭代。

FPGA的速度和处理增益可以实时处理复杂的信号处理器算法，包括数字脉冲压缩，复数滤波，长距离FFT和计算密集型算法，同时通过恒虚警率(CFAR)保持良好的检测性能。该设计已被BFSR-SR(4 W)，低级轻量级雷达(LLLR; 7 W)，3D LLLR(10 W)和毫米波防撞雷达(MMW- CAR; 8 W)。

雷达数据处理器

雷达数据处理器(RDP)是现代雷达系统的重要子系统，由实时计算机软件和一套算法组成，可根据连续的雷达检测自动识别，估算运动学和追踪目标。 DRDO为所有本土雷达系统开发了RDP，其特点总结在下表中。

 

原文始发于微信公众号（雷达通信电子战）